利用Cadence Virtuoso对放大器（模拟电路）版图绘制的全流程演示（含DRC，LVS纠错过程）

蒸作李杏仁:
版图四要素：器件布局->连线连接->衬底连接->ESD PADS I/O等 器件布局 1、 在绘制完原理图后，点击Launch->Layout XL/GX...

【回复】回复 @_WithB :博主你好，我的虚拟机和你的有很大区别，同样的步骤我出来的界面和你的不一样，可以分享一下吗
云书渐疏:
up，看了你的视频觉得讲的挺好，但仍然有一些不懂的地方，想向你请教（我是初学者，有些问题可能比较笨，见谅[笑哭]）： 1、你说金属线宽度和走线本身长度以及电流大小有关，那你视频里取的那些0.2几 0.3几 0.5什么的有考虑这些吗，能进一步解释一下你选这些宽度的理由或者说过程吗，今后我实际画的时候应该如何处理 2、导入器件后通常怎样布局，这个从下往上你说是根据信号流向没有太明白，以及单元间距多少比较合适啊，我看你视频中就对齐1um，这是经验吗，以及不同模块间需要留多少间距 3、视频中栅级的连接都是手动打poly到M1的孔，但器件的属性里一般可以选自动的栅级连接吧，为什么不用那个呢 4、视频中打孔都是用的single和stack，想问一下up有用过后面那个auto的功能吗，那个auto会更方便吗，实际使用哪个更好一些 5、对于器件finger不为1的情况，一般如何连接呢，是首先把器件本身的栅、源、漏分别都先连起再连别的吗

【回复】1、更多是经验值，实际要根据设计以及后仿结果进行调整。 2、信号流指的是电路连接关系，这个间距也是经验值，实际可能根据应用场景和仿真结果进行调整。 以上两个问题都需要不断在设计过程种积累，很难一句话概括。 3、这个看个人了，确实可以这么做，但之前用的有些工艺库没有这个功能，已经习惯自己加了。 4、auto暂时还没有使用过，所以这个给不了答复。 5、这个要结合外部器件的连接关系，先考虑关键器件，其他次要器件的连接都要给关键器件让步。
【回复】回复 @_WithB :好的，谢谢
若有所得Rud:
关于视频中所说align不好抓中点的问题，可以在按A后再按S，切换align功能的snap模式，就可以比较顺利的抓取中点了。

【回复】感谢提醒！学到了学到了！