电源芯片设计要注意这些！不然纹波很大

9丶15:
基本原则是两个环路面积最小，环路导通电阻足够小，反馈能远离两环路就远离，最好也别在环路附近

【回复】其实总结起来就一个概念：瞬变环路要小，如dv/dt,di/dt。
狠男拔智齿:
我怎么感觉这段短视频，槽点挺多的……别喷我。输出端应该也是容值小的靠近引脚不是吗？还有反馈线越粗越好这样岂不是增加电磁干扰？毕竟根据经验都是通孔走内层。

【回复】回复 @默默陌摸鱼 :ldo没这么多要求吧，一般随便画吧
【回复】我感觉是要看有没有反馈引脚？个人猜测是主要是尽量减少反馈引入的波动。如果是没有反馈脚的ldo的话100nf靠近输出，有的话就是100nf靠近反馈也就可能要靠外一点[笑哭]个人推测哈，兄弟们指点下
【回复】大电容不是自身波纹比小电容打嘛？这样在输出端会不会有问题？
bingshuihuo:
反馈线要远离干扰 你的反馈线太靠近电感了

AMD县城撕裂者:
手册上的application是推荐连在电感上，也要自己改成连在电容上？

【回复】一般都是远端反馈，可以把走线上的压降也算进去。
【回复】回复 @卧龙会IT技术 :可能是专门把大纹波采回来？
【回复】没有哪个芯片data sheet会叫你连在电感上
中二の六花:
其实有一点适用于所有半桥类，boost，buck的规则，就是高频去藕的瓷片或者薄膜电容和两个半导体开关（mos管和/或者二极管）组成的环路长度越小越好，而且尽量不换层

喂你金坷垃:
反馈线快把电感包住了，真的没问题吗？

【回复】看通过电流，非常小不影响，不过养成习惯远离电感就错不了
此处风景甚好:
庄主，电容的地铺铜用全连接不是更好吗

【回复】全连接好些，但是过SMT时候不对称的铜皮散热不一致会导致焊接不良，全连接最好器件的焊盘两端都是相近尺寸铜皮
7夕阳红7:
这个反馈线布的会吸收很多电感的电磁波吧

檬丶是柠檬的檬:
那我整体铺铜拉带着电感的焊盘了会不会有影响[doge]

【回复】回复 @卧龙会IT技术 :好的好的[星星眼]
创意工场007:
最好还是具体情况具体分析，最后还是看测试效果再改善

【回复】回复 @卧龙会IT技术 :谢谢！
【回复】一般规则是这样，照这样做，电源芯片布局布线应該差不离了
摄老爹:
电流正、负主路径需要多打孔，降低阻抗

Love-lxp:
这里的大电容小电容指的是数值的大还是封装的大啊[笑哭]

【回复】电容容值大的一般封装也大。22uF的一般比0.1uF的电容要大
【回复】回复 @卧龙会IT技术 :好的，谢谢会长[打call]
盛夏_猎户座:
反馈线和旁边的差分线离电感这么近，完全是在瞎整