【小梅哥FPGA】例解ZYNQ系统中用到的AXI4协议
五加二等于一:
请问写入地址不是必须在写数据之前吗?可以在写入数据中或者后在写入地址吗?[tv_呆]
【回复】回复 @铁血钢流 :嗯嗯好的,谢谢
【回复】看ip核,比如UART lite 要求写入时,地址和数据需要同时有效。
TRSS21:
请问握手成功后不需要等下个时钟上升沿才能传输信号吗,当前时钟上升沿检测到的不还是之前没拉高的信号吗?
AXI4 AXI3 zynq fpga 小梅哥 xilinx
五加二等于一:
请问写入地址不是必须在写数据之前吗?可以在写入数据中或者后在写入地址吗?[tv_呆]
【回复】回复 @铁血钢流 :嗯嗯好的,谢谢
【回复】看ip核,比如UART lite 要求写入时,地址和数据需要同时有效。
TRSS21:
请问握手成功后不需要等下个时钟上升沿才能传输信号吗,当前时钟上升沿检测到的不还是之前没拉高的信号吗?